ການຈັດປະເພດຂໍ້ບົກພ່ອງຂອງການຫຸ້ມຫໍ່ (I)

ຂໍ້ບົກພ່ອງຂອງການຫຸ້ມຫໍ່ສ່ວນໃຫຍ່ແມ່ນປະກອບມີການຜິດປົກກະຕິຂອງສານນໍາ, ການຊົດເຊີຍພື້ນຖານ, warpage, ການແຕກແຍກຂອງຊິບ, delamination, voids, ການຫຸ້ມຫໍ່ທີ່ບໍ່ສະເຫມີກັນ, burrs, particles ຕ່າງປະເທດແລະການບໍາບັດບໍ່ຄົບຖ້ວນ, ແລະອື່ນໆ.

1. ການຜິດປົກກະຕິຂອງຫົວ

ການເສື່ອມສະພາບຂອງຂີ້ກົ່ວມັກຈະຫມາຍເຖິງການເຄື່ອນທີ່ຂອງສານນໍາຫຼືການຜິດປົກກະຕິທີ່ເກີດໃນລະຫວ່າງການໄຫຼຂອງ sealant ພາດສະຕິກ, ເຊິ່ງມັກຈະສະແດງອອກໂດຍອັດຕາສ່ວນ x / L ລະຫວ່າງການເຄື່ອນທີ່ຂອງ lead lead ສູງສຸດ x ແລະຄວາມຍາວຂອງ lead L. ການບິດຂອງ Lead ສາມາດເຮັດໃຫ້ເກີດການຂາດໄຟຟ້າ (ໂດຍສະເພາະ. ໃນຊຸດອຸປະກອນ I/O ຄວາມຫນາແຫນ້ນສູງ).ບາງຄັ້ງຄວາມກົດດັນທີ່ສ້າງຂຶ້ນໂດຍການງໍສາມາດນໍາໄປສູ່ການແຕກຂອງຈຸດຜູກມັດຫຼືການຫຼຸດຜ່ອນຄວາມແຂງແຮງຂອງພັນທະບັດ.

ປັດໃຈທີ່ສົ່ງຜົນກະທົບຕໍ່ການເຊື່ອມສານຕະກົ່ວປະກອບມີການອອກແບບຊຸດ, ຮູບແບບການນໍາ, ວັດສະດຸນໍາແລະຂະຫນາດ, ຄຸນສົມບັດພາດສະຕິກ molding, ຂະບວນການຜູກມັດນໍາພາ, ແລະຂະບວນການຫຸ້ມຫໍ່.ຕົວກໍານົດການນໍາທີ່ສົ່ງຜົນກະທົບຕໍ່ການໂຄ້ງຂອງນໍາປະກອບມີເສັ້ນຜ່າກາງຂອງນໍາ, ຄວາມຍາວຂອງນໍາ, ການໂຫຼດແຕກຂອງນໍາແລະຄວາມຫນາແຫນ້ນຂອງນໍາ, ແລະອື່ນໆ.

2. ການຊົດເຊີຍພື້ນຖານ

Base offset ຫມາຍເຖິງການຜິດປົກກະຕິແລະການຊົດເຊີຍຂອງຜູ້ໃຫ້ບໍລິການ (chip base) ທີ່ສະຫນັບສະຫນູນ chip.

ປັດໃຈທີ່ສົ່ງຜົນກະທົບຕໍ່ການປ່ຽນພື້ນຖານລວມມີການໄຫຼເຂົ້າຂອງສານປະກອບແມ່ພິມ, ການອອກແບບການປະກອບຂອງຊັ້ນນໍາ, ແລະຄຸນສົມບັດວັດສະດຸຂອງສານປະກອບ molding ແລະ leadframe.ການຫຸ້ມຫໍ່ເຊັ່ນ TSOP ແລະ TQFP ແມ່ນມີຄວາມອ່ອນໄຫວຕໍ່ກັບການປ່ຽນຖານແລະການຜິດປົກກະຕິຂອງ pin ເນື່ອງຈາກແຖບນໍາຂອງພວກມັນບາງໆ.

3. Warpage

Warpage ແມ່ນການໂຄ້ງອອກຈາກຍົນແລະການຜິດປົກກະຕິຂອງອຸປະກອນຊຸດ.Warpage ທີ່ເກີດຈາກຂະບວນການ molding ສາມາດນໍາໄປສູ່ການຈໍານວນຂອງບັນຫາຄວາມຫນ້າເຊື່ອຖືເຊັ່ນ delamination ແລະ chip cracking.

Warpage ຍັງສາມາດນໍາໄປສູ່ບັນຫາການຜະລິດຫຼາຍໆຢ່າງ, ເຊັ່ນໃນອຸປະກອນພາດສະຕິກບານຕາຂ່າຍໄຟຟ້າ (PBGA), ບ່ອນທີ່ warpage ສາມາດນໍາໄປສູ່ການ coplanarity ບານ solder ທີ່ບໍ່ດີ, ເຊິ່ງກໍ່ໃຫ້ເກີດບັນຫາການຈັດວາງໃນລະຫວ່າງການ reflow ຂອງອຸປະກອນສໍາລັບການປະກອບກັບກະດານວົງຈອນພິມ.

ຮູບແບບ Warpage ປະກອບມີສາມປະເພດຂອງຮູບແບບ: inward concave, outward convex ແລະປະສົມປະສານ.ໃນບໍລິສັດ semiconductor, concave ແມ່ນບາງຄັ້ງເອີ້ນວ່າ "ຫນ້າຍິ້ມ" ແລະ convex ເປັນ "ຫນ້າຮ້ອງໄຫ້".ສາເຫດຕົ້ນຕໍຂອງ warpage ປະກອບມີ CTE mismatch ແລະການຫົດຕົວຂອງການປິ່ນປົວ / ການບີບອັດ.ຕໍ່ມາບໍ່ໄດ້ຮັບຄວາມສົນໃຈຫຼາຍໃນຕອນທໍາອິດ, ແຕ່ການຄົ້ນຄວ້າໃນຄວາມເລິກໄດ້ເປີດເຜີຍວ່າການຫົດຕົວຂອງສານເຄມີຂອງສານປະກອບ molding ຍັງມີບົດບາດສໍາຄັນໃນ warpage ອຸປະກອນ IC, ໂດຍສະເພາະໃນຊຸດທີ່ມີຄວາມຫນາແຕກຕ່າງກັນຢູ່ດ້ານເທິງແລະດ້ານລຸ່ມຂອງຊິບ.

ໃນລະຫວ່າງຂັ້ນຕອນການບໍາບັດແລະຫຼັງການປິ່ນປົວ, ທາດປະສົມ molding ຈະມີການຫົດຕົວຂອງສານເຄມີໃນອຸນຫະພູມການປິ່ນປົວສູງ, ເຊິ່ງເອີ້ນວ່າ "ການຫົດຕົວດ້ວຍຄວາມຮ້ອນ".ການຫົດຕົວຂອງສານເຄມີທີ່ເກີດຂື້ນໃນລະຫວ່າງການຮັກສາສາມາດຫຼຸດລົງໂດຍການເພີ່ມອຸນຫະພູມການປ່ຽນແປງຂອງແກ້ວແລະການຫຼຸດຜ່ອນການປ່ຽນແປງຂອງຄ່າສໍາປະສິດຂອງການຂະຫຍາຍຄວາມຮ້ອນປະມານ Tg.

Warpage ຍັງສາມາດເກີດຈາກປັດໃຈເຊັ່ນ: ອົງປະກອບຂອງສານປະກອບ molding, ຄວາມຊຸ່ມຊື້ນໃນສານປະກອບ molding, ແລະເລຂາຄະນິດຂອງຊຸດ.ໂດຍການຄວບຄຸມວັດສະດຸ molding ແລະອົງປະກອບ, ຕົວກໍານົດການຂະບວນການ, ໂຄງສ້າງຊຸດແລະສະພາບແວດລ້ອມ pre-encapsulation, warpage ຂອງຊຸດສາມາດໄດ້ຮັບການຫຼຸດຜ່ອນລົງ.ໃນບາງກໍລະນີ, warpage ສາມາດຖືກຊົດເຊີຍໂດຍການຫຸ້ມຫໍ່ດ້ານຫລັງຂອງອຸປະກອນເອເລັກໂຕຣນິກ.ຕົວຢ່າງ, ຖ້າການເຊື່ອມຕໍ່ພາຍນອກຂອງກະດານເຊລາມິກຂະຫນາດໃຫຍ່ຫຼືກະດານ multilayer ຢູ່ດ້ານດຽວກັນ, ການຫຸ້ມຫໍ່ພວກມັນຢູ່ດ້ານຫລັງສາມາດຫຼຸດຜ່ອນການສົງຄາມ.

4. ການແຕກຫັກຂອງຊິບ

ຄວາມກົດດັນທີ່ສ້າງຂຶ້ນໃນຂະບວນການຫຸ້ມຫໍ່ສາມາດນໍາໄປສູ່ການແຕກຫັກຂອງຊິບ.ຂະບວນການຫຸ້ມຫໍ່ປົກກະຕິແລ້ວເຮັດໃຫ້ການຮອຍແຕກຈຸນລະພາກຮ້າຍແຮງຂຶ້ນໃນຂະບວນການປະກອບທີ່ຜ່ານມາ.wafer ຫຼື chip ບາງໆ, ການຂັດດ້ານຫລັງ, ແລະການເຊື່ອມຊິບແມ່ນຂັ້ນຕອນທັງຫມົດທີ່ສາມາດນໍາໄປສູ່ການແຕກງອກຂອງຮອຍແຕກ.

ຊິບທີ່ແຕກ, ລົ້ມເຫລວທາງກົນຈັກບໍ່ຈໍາເປັນນໍາໄປສູ່ຄວາມລົ້ມເຫຼວຂອງໄຟຟ້າ.ບໍ່ວ່າຈະເປັນ chip rupture ຈະເຮັດໃຫ້ເກີດຄວາມລົ້ມເຫຼວຂອງໄຟຟ້າທັນທີທັນໃດຂອງອຸປະກອນຍັງຂຶ້ນກັບເສັ້ນທາງການຂະຫຍາຍຕົວ crack.ຕົວຢ່າງ, ຖ້າຮອຍແຕກປາກົດຢູ່ດ້ານຫລັງຂອງຊິບ, ມັນອາດຈະບໍ່ມີຜົນກະທົບຕໍ່ໂຄງສ້າງທີ່ລະອຽດອ່ອນໃດໆ.

ເນື່ອງຈາກວ່າ wafers ຊິລິຄອນແມ່ນບາງແລະ brittle, ການຫຸ້ມຫໍ່ລະດັບ wafer ແມ່ນມີຄວາມອ່ອນໄຫວຕໍ່ກັບ chip rupture ຫຼາຍ.ດັ່ງນັ້ນ, ຕົວກໍານົດການຂະບວນການເຊັ່ນ: ຄວາມກົດດັນ clamping ແລະ molding ຄວາມກົດດັນການປ່ຽນແປງໃນຂະບວນການ molding ການໂອນຕ້ອງໄດ້ຮັບການຄວບຄຸມຢ່າງເຂັ້ມງວດເພື່ອປ້ອງກັນບໍ່ໃຫ້ chip rupture.ແພັກເກັດ 3D stacked ມີຄວາມສ່ຽງທີ່ຈະ chip rupture ເນື່ອງຈາກຂະບວນການ stacking.ປັດໃຈການອອກແບບທີ່ສົ່ງຜົນກະທົບຕໍ່ການແຕກຫັກຂອງຊິບໃນຊຸດ 3D ປະກອບມີໂຄງສ້າງ chip stack, ຄວາມຫນາຂອງ substrate, ປະລິມານ molding ແລະຄວາມຫນາຂອງ mold sleeve, ແລະອື່ນໆ.

wps_doc_0


ເວລາປະກາດ: Feb-15-2023

ສົ່ງຂໍ້ຄວາມຂອງເຈົ້າຫາພວກເຮົາ: